2025年7月9日，JEDEC固態(tài)技術協(xié)會發(fā)布了JESD209-6，即最新的低功耗雙倍數據速率6（LPDDR6）標準，旨在顯著提升多種應用場景（包括移動設備和人工智能）的內存速度與效率。
性能提升：
雙子通道架構：采用雙子通道架構，每顆裸片支持兩個子通道，每個子通道有12個數據信號線，優(yōu)化通道性能。同時保持最小訪問間隔32字節(jié)，允許更靈活的操作，還支持32/64字節(jié)訪問。
優(yōu)化指令尋址：每個子通道包含4個指令/尋址指令，優(yōu)化減少焊球數量，改進數據訪問速度。
支持靜態(tài)能效模式：可支持更大容量，最大化利用bank資源。
改進信號完整性：支持動態(tài)寫入NT-ODT（非目標片上終止），可以根據負載需求調整ODT，改進信號完整性。
能效改進：
降低電壓功耗：采用更低的電壓和低功耗VDD2供電，并且規(guī)定VDD2需采用雙電源供電。
交替時鐘命令輸入：提高性能和能效。
低功耗動態(tài)電壓頻率調整：在低頻率運行時減少VDD2供電，從而節(jié)省功耗。
動態(tài)效率模式：采用單個子通道接口，適合低功耗、低帶寬場景。
刷新功耗降低：支持部分自刷新、主動刷新，降低刷新功耗。
安全性與可靠性增強：
支持每行激活計數：支持內存數據完整性。
預留元模式：通過為關鍵任務分配特定內存區(qū)域，提高整體系統(tǒng)可靠性。
可編程鏈路保護機制：支持可編程鏈路保護機制、ECC糾錯校驗。
增強錯誤檢測：支持命令/地址（CA）奇偶校驗、錯誤擦洗、內存內置自測試（MBIST），以增強錯誤檢測能力和系統(tǒng)可靠性。
Advantest、Cadence、Synopsys、三星、SK海力士、美光、高通、聯(lián)發(fā)科等半導體測試廠商、內存芯片廠商、終端廠商都表達了對LPDDR6的支持和期待。預計2025年下半年高通首發(fā)的LPDDR6內存將量產，可能會應用于驍龍8至尊二代等平臺。
